Apakah Titik Uji Pada PC

Reka Bentuk PCB: Mengapa titik ujian diperlukan pada PCB?

Tetapi dalam pengeluaran besar-besaran kilang tidak ada cara untuk membiarkan anda menggunakan meter untuk perlahan-lahan pada pengukuran setiap papan ke setiap perintang pengukur, kapasitor, induktor, dan bahkan Litar IC betul, jadi ada apa yang disebut ICT ( Dalam Circuit Test) - mesin Uji automatik, ia MENGGUNAKAN probe dogan (biasanya disebut" jarum Bed (Bed - Of - Nails)" fixture) dan menghubungi papan semua bahagian perlu diukur secara on line, dan kemudian melalui SPC diberi keutamaan dengan urutan, diikat untuk kaedah tambahan Dalam mengukur ciri-ciri bahagian elektronik,Biasanya ujian papan am ini semua bahagian hanya memerlukan 1 ~ 2 minit atau lebih lama masa dapat diselesaikan, bergantung kepada jumlah bahagian pada papan litar, semakin banyak bahagian lebih lama.

Tetapi jika anda membenarkan penyiasatan menghubungi terus ke papan pada komponen elektronik atau di atas kakinya, kemungkinan akan menghancurkan beberapa komponen elektronik, sebaliknya, jadi jurutera yang bijak mencipta "titik ujian GG" GG, di hujung bahagian tambahan untuk mendapatkan sepasang titik bulat, tidak ada pengelasan (topeng), boleh membuat akses ujian ke titik-titik kecil ini, tanpa hubungan langsung dengan pengukuran bahagian elektronik.

Di awal papan litar, plug-in tradisional (DIP), boleh menjadikan kaki bahagian kimpalan sebagai titik ujian, kerana bahagian kaki las tradisional cukup kuat, tidak takut pada jarum, tetapi sering kali terdapat kesalahan hubungan yang salah, kerana komponen elektronik umum selepas pematerian gelombang, pematerian gelombang atau pematerian SMT, permukaan pateri biasanya membentuk lapisan filem sisa fluks tampalan solder, filem impedansinya sangat tinggi, sering menyebabkan probe hubungan yang lemah, sehingga pada masa itu, adalah pengendali ujian lini pengeluaran biasa,Selalunya bertiup keras dengan senapang udara atau menggosok alkohol di kawasan yang perlu diuji.

Sebenarnya, selepas titik ujian pematerian gelombang juga akan mempunyai masalah hubungan probe yang buruk.Kemudian setelah SMT berlaku, keadaan kesalahan penilaian ujian mengalami peningkatan yang sangat besar, penerapan titik ujian juga sangat dihargai, kerana bahagian-bahagian SMT biasanya sangat lemah, tidak tahan langsung dengan tekanan probe uji, menggunakan ujian titik tidak boleh membiarkan penyiasat bersentuhan langsung dengan bahagian dan kaki kimpalannya, tidak hanya untuk melindungi bahagian dari bahaya, juga secara tidak langsung mempromosikan pengujian kebolehpercayaan, kerana salah menilai kurang.

Dengan evolusi teknologi, ukuran papan litar menjadi semakin kecil dan lebih kecil. Sudah sukar untuk memasukkan begitu banyak komponen elektronik ke papan litar kecil, jadi masalah titik ujian yang memakan ruang pada papan litar selalunya menjadi tarikan antara pihak reka bentuk dan pembuatan, tetapi topik ini akan dibincangkan kemudian.Kemunculan titik ujian biasanya bulat, kerana probe juga bulat, yang lebih senang dihasilkan, dan lebih mudah bagi probe yang berdekatan untuk mendekat, sehingga dapat meningkatkan kepadatan jarum dari tempat tidur jarum.

Contohnya, diameter minimum probe mempunyai had tertentu, dan jarum dengan diameter terlalu kecil mudah pecah dan rosak.

Jarak antara jarum juga terhad, kerana setiap jarum harus keluar dari lubang, dan hujung belakang setiap jarum harus dikimpal dengan kabel rata yang lain. Sekiranya lubang bersebelahan terlalu kecil, selain masalah hubungan pintas antara jarum, gangguan kabel rata juga menjadi masalah besar.

Jarum tidak boleh dimasukkan di sebelah beberapa bahagian tinggi.Sekiranya probe terlalu dekat dengan bahagian tinggi, ada risiko kerosakan yang disebabkan oleh perlanggaran dengan bahagian tinggi. Di samping itu, kerana bahagian yang tinggi, lubang biasanya dipotong di tempat tidur jarum alat uji, yang juga secara tidak langsung mengakibatkan kegagalan implantasi jarum.Titik ujian semua bahagian pada papan litar semakin sukar dan sukar dipasang.

Oleh kerana papan semakin kecil dan semakin kecil, penyimpanan dan pembaziran titik ujian dibincangkan berulang kali. Kini terdapat beberapa kaedah untuk mengurangkan titik ujian, seperti ujian Bersih, Uji Jet, Imbasan Batas, JTAG, dll.Terdapat kaedah ujian lain untuk menggantikan ujian tempat tidur jarum yang asli, seperti AOI dan X-ray, tetapi belum ada yang dapat menggantikan ICT 100% lagi.

Kemampuan jarum berpasangan harus bertanya tentang pengeluar lekapan ICT, iaitu diameter minimum titik ujian dan jarak minimum antara titik ujian bersebelahan, biasanya akan memiliki harapan nilai minimum dan kemampuan yang dapat Anda capai minimum, tetapi mempunyai vendor skala memerlukan ujian minimum mata dan minimum berapa mata, jarak antara titik ujian tidak boleh melebihi atau lekapan mudah rosak.